

PFU は、独立行政法人理化学研究所より「分子動力学シミュレーション専用機」の開発を、ProDeS サービス^{注1)}として受託し、弊社の高速データ転送と冷却制御の技術で対応した。以下に、その開発概略を述べる。

(1) 分子動力学シミュレーションとは

分子動力学シミュレーションは物質を構成する原子個々の動きをコンピュータ上で再現することをいう。

現在、医薬・創薬分野では、新薬の開発・設計にあたり、分子の結合状態を解明するには膨大な時間がかかるため、演算性能を劇的に加速した分子動力学シミュレーションへの期待が高まっている。

(独)理化学研究所では、膨大な計算を要する分子動力学シミュレーションを専用計算機で加速させるアプローチを取っている。特に同研究所が2001年に開発したMDM (Molecular Dynamics Machine) は、75 テラフロップス(以降、TFLOPS)を達成させている。

現在、同研究所では、その後継機の開発に向けてその心臓部となる分子動力学シミュレーション専用チップ「MDGRAPE-3 チップ^{注2)} (エムディーグレイプ・スリー) (理論性能230 ギガフロップス(以降、GFLOPS))を開発し、更に高速な専用計算機の開発に取り組んでいる。

この程、同研究所が開発した専用計算機には、本チップを2個搭載し、330GFLOPSを実現するカード型モデルと、同チップを24個搭載し、4TFLOPSを実現する2Uサイズ筐体モデルがある。最終的には、この2Uサイズ筐体モデルを256筐体組上げて、1ペタフロップス(以降、PFLOPS。なおPFLOPSはTFLOPSの1000倍)を世界で最初に達成すべく開発を進めている。

今回、PFUでは、東京エレクトロニクス(株)のアドバイスを頂き、後者の4TFLOPSを実現する2Uサイズ筐体モデルの開発に参加した(図-1、-2参照)。

(2) 開発の課題

PFUが開発を担当したモデルの技術課題は、10 Gbpsの高速データ転送の実現と、500 Wの演算チップ

の冷却制御である。具体的には、プリント板の電気設計においては、Gbpsを超える伝送波形品質の確保のため、プリント板特性と信号配線条件を見直す必要があった。一方、構造面においても500 Wもの発熱対策のために、従来とは異なる手法に取り組みをせざるを得なかった。

1) 高速データ転送

本装置では、4TFLOPSの処理性能を実現するために、基板上の各演算チップの間はGTLインターフェースで、150 MHz(バス幅87ビット)の高速データ転送を行い、各基板の間はInfiniBandインターフェースで、2.5 Gbps(バス幅4ビット)の高速シリアル転送を行っている。

この高速データ転送を実現するためには、伝送路のインピーダンスや伝送損失およびクロストーク等の問題を短期間にクリアする必要があった。これらの諸問題を解決するには、基板仕様(材質/インピーダンス/クリアランス)や伝送制約(配線/via/コネクタ)の選定が重要であり、弊社が保有する高速伝送技術を活用する事により、従来の半分の期間で開発を完了させることができた。



図 1 4TFLOPS 実現モデル外観




図 2 4TFLOPS 実現モデル内部

注1) EMS (Electronics Manufacture Services) を幅広く発展させた PFU 独自の開発製造サービス。

サービス紹介のホームページ

<http://www.pfu.fujitsu.com/prodes/>

注2) GRAPE : 東京大学が1989年から開発を続けている天文シミュレーション計算機の名称。その後、(独)理化学研究所は同システムをベースにゲノム解析用専用システムとしてMDGRAPE-2を開発、ついで、2004年8月、その後継機的心臓部用LSI「MDGRAPE-3チップ」が開発された。

MDGRAPE-3チップ開発に関するプレスリリースのホームページ

<http://www.riken.jp/r-world/info/release/press/2004/040820/>

本基板で、2.5 Gbps を実現できている事が、図 - 3 の InfiniBand 信号波形の写真で立証されている。

2) 冷却制御 (熱設計)

本装置は、演算チップを 12 個搭載する演算処理基板を 2 枚搭載した、2U サイズのラック構造となっている。

そして、演算チップの 1 個あたりの消費電力は 20 W もあり、装置全体では 480 W (400 A) の消費電力となり、発熱に対する冷却が課題となった。

そこで、個々の演算チップを冷却するために、装置設計段階から、熱と空気の流れをシミュレーションする熱流体解析を駆使し、筐体レイアウト、演算処理基板の部品配置、及びヒートシンク形状やファンの選定・配置などを検証し、その結果、吸い込みに 80 mm 角ファンを 3 個、掃き出しに 80 mm 角ファンを 2 個使用する冷却構造を選択した。

同時に、放熱性能を実証するための評価システムを開発し、実機での性能評価も行った。このシステムは、熱流体シミュレーションの結果から決定した冷却構造の筐体と、MDGRAPE-3 チップを同等の I/O ポートと発熱回路を持った FPGA で置き換えたボードとから構成されている。

評価システムの性能確認の結果、20 W の発熱をす動作時に各チップのジャンクション温度が 74 になると推定できた。この結果から、演算チップの処理




図 3 InfiniBand 信号波形

性能を最大限に引き出すための冷却が実現できており、19 インチ 2U で 24 チップのシステムは、放熱面でも問題ないと確認できた。

図 - 4 は本装置の熱解析結果を示す。尚、最終の実機確認においても、ほぼ同等な結果が確認できた。

3) 監視機能

本装置では、異常な発熱などに対してチップ温度の監視を行い、演算チップのクロック周波数を下げる機能や 400 A の大電流による電源の変動に対して電圧降下の監視を行い、電源を切断する機能を搭載しており、演算チップの動作保証と保護を実現している。

同時に、480 W (400 A) もの大消費電流を扱うためのプリント板の構成としては、演算チップのコア電源を供給する電源プレーンには、理論抵抗値が 0.15 mΩ 以下になるような工夫がなされている。

(3) 最後に

本装置の試作評価は完了しており、現在は量産のフィードバック設計を実施中である。

PFU では、東京エレクトロデバイス (株) のアドバイスをいただきながら、継続して、(独) 理化学研究所の分子動力学シミュレーション専用機の開発に協力していく予定である。




図 4 4TFLOPS 実現モデルの熱解析結果